



EVROPSKÁ UNIE
Evropské strukturální a investiční fondy
Operační program Výzkum, vývoj a vzdělávání



MINISTERSTVO ŠKOLSTVÍ,
MLÁDEŽE A TĚLOVÝCHOVY

VSTUPNÍ ČÁST

Název modulu

Číslicová technika - kombinační a sekvenční obvody

Kód modulu

18-m-4/AA75

Typ vzdělávání

Odborné vzdělávání

Typ modulu

(odborný) teoreticko–praktický

Využitelnost vzdělávacího modulu

Kategorie dosaženého vzdělání

M (EQF úroveň 4)

Skupiny oborů

18 - Informatické obory

26 - Elektrotechnika, telekomunikační a výpočetní technika

Komplexní úloha

Synchronní čítače ve VHDL

Obory vzdělání - poznámky

18-20-M/01 – Informační technologie

26-41-M/01 – Elektrotechnika

Délka modulu (počet hodin)

40

Poznámka k délce modulu

Platnost modulu od

30. 04. 2020

Platnost modulu do

Vstupní předpoklady

Bez vstupních předpokladů

JÁDRO MODULU

Charakteristika modulu

Cílem modulu je osvojení znalostí ze základů logiky. Žáci se naučí pracovat s pojmy logická operace, logický člen, s principy Booleovy algebry, s minimalizací logických funkcí (algebraickou metodou, použitím Karnaughových map, s obvodovou minimalizací), s De Morganovými zákony, s principy integrovaných obvodů, s kombinačními obvody (obecná

charakteristika, kódy, převodník kódů, generátor paritního bitu, binární sčítačka, kodér/dekodér, multiplexer/demultiplexer, realizace a simulace obvodů ve VHDL), se sekvenčními obvody (obecná charakteristika, synchronní/asynchronní, klopné obvody BKO, MKO, AKO, čítače, registry, realizace a simulace obvodů ve VHDL).

Očekávané výsledky učení

Žák získá

Kompetence k učení. Navázáno v RVP na: využívat ke svému

učení různé informační zdroje včetně zkušeností svých i jiných lidí

Kompetence k řešení problémů. Navázáno v RVP na:

- porozumět zadání úkolu nebo určit jádro problému, získat informace potřebné k řešení problému, navrhnout způsob řešení, popř. varianty řešení, a zdůvodnit jej, vyhodnotit a ověřit správnost zvoleného postupu a dosažené výsledky

- spolupracovat při řešení problémů s jinými lidmi (týmové řešení)

Komunikační kompetence. Navázáno v RVP na:

- dodržovat jazykové a stylistické normy i odbornou terminologii

- formulovat své myšlenky srozumitelně a souvisle, v písemné podobě přehledně a jazykově správně

- dosáhnout jazykové způsobilosti potřebné pro komunikaci v cizojazyčném prostředí nejméně v jednom cizím jazyce

Kompetence využívat prostředky informačních a komunikačních technologií a pracovat s informacemi. Navázáno v RVP na:

- pracovat s osobním počítačem a dalšími prostředky

informačních a komunikačních technologií

- pracovat s běžným základním a aplikačním programovým vybavením

- získávat informace z otevřených zdrojů, zejména pak s využitím celosvětové sítě Internetu

Odborné kompetence. Navázáno v RVP na: používali běžné

aplikační programové vybavení, zejména tzv. kancelářské aplikace

Žák v rámci těchto kompetencí:

1. definuje základní pojmy a zákony logiky
2. definuje principy a důvody minimalizace logických funkcí
3. je schopen aplikovat minimalizaci algebraickou metodou nebo s použitím Karnaughových map
4. popíše principy integrovaných obvodů
5. je schopen klasifikovat jednotlivé typy kombinačních obvodů
6. je schopen použít kombinační obvody k realizaci logických funkcí
7. využívá VHDL k popisu a realizaci kombinačních obvodů
8. je schopen klasifikovat jednotlivé typy sekvenčních obvodů
9. dokáže použít sekvenční obvody k realizaci logických funkcí
10. využívá VHDL k popisu a realizaci sekvenčních obvodů

Obsah vzdělávání (rozpis učiva)

Obsahové okruhy:

1. základními pojmy a zákony logiky
2. Booleova algebra
3. algebraická minimalizace

4. Karnaughovy mapy

5. obvodová minimalizace

6. De Morganovy zákony

7. kombinační obvody

- obecná charakteristika
- kódy
- převodník kódů
- generátor paritního bitu
- binární sčítačka
- kodér/dekodér
- multiplexer/demultiplexer

8. sekvenční obvody

- obecná charakteristika
- synchronní/asynchronní
- klopné obvody BKO,MKO,AKO
- čítače
- registry

9. programovací jazyk VHDL

- tvorba projektu
- šablony kombinačních obvodů
- šablony sekvenčních obvodů
- simulace

10. principy integrovaných obvodů

Učební činnosti žáků a strategie výuky

Strategie učení:

- frontální vyučování
- praktické osvojení tvorby kombinačních a sekvenčních obvodů ve VHDL včetně simulace
- samostatná tvorba VHDL projektů

Učební činnosti:

- na praktických příkladech vysvětlí základní pojmy a zákony logiky
- definuje a aplikuje zákony Booleovy algebry, De Morganovy zákony
- popíše způsoby zápisu logických funkcí a jejich využití
- charakterizuje a prakticky aplikuje různé typy minimalizace
- popíše princip a funkci kombinačních obvodů typu převodník kódů, generátor paritního bitu, binární sčítačka, kodér/dekodér, multiplexer/demultiplexer
- popíše princip a funkci sekvenčních obvodů typu BKO, MKO, AKO, čítač, registr
- vybere, konfiguruje a použije vývojové prostředí předvedením postupu při založení VHDL projektu, jeho tvorbě a

ověření pomocí simulace

- vyhledá vhodnou šablonu pro popis kombinačního nebo sekvenčního obvodu
- prakticky využije programovací jazyk VHDL k realizaci kombinačních a sekvenčních obvodů
- předvede ve VHDL realizaci kombinačního nebo sekvenčního obvodu dle zadání

Zařazení do učebního plánu, ročník

Modul doporučen k využití ve 2. ročníku

VÝSTUPNÍ ČÁST

Způsob ověřování dosažených výsledků

Písemné zkoušení - teoretický test:

- algebraická minimalizace
- minimalizace s použitím Karnaughových map
- obvodová minimalizace
- kombinační obvod ve VHDL
- sekvenční obvod ve VHDL

Praktické zkoušení:

- algebraická minimalizace
- minimalizace s použitím Karnaughových map
- kombinační obvod ve VHDL včetně simulace
- sekvenční obvod ve VHDL včetně simulace
- praktická zkouška se skládá ze dvou částí (minimalizace a VHDL projekt)

Kritéria hodnocení

Zkouška se skládá z jedné teoretické a dvou úloh praktické části. Do výsledného hodnocení se počítá hodnocení teoretické části s váhou 7, hodnocení každé praktické části s váhou 10.

Hodnocení teoretické části

Prospěl na výborný:

90 % správných odpovědí v teoretickém testu

Prospěl na chvalitebný:

80 % správných odpovědí v teoretickém testu

Prospěl na dobrý:

70 % správných odpovědí v teoretickém testu

Prospěl na dostatečný:

60 % správných odpovědí v teoretickém testu

Neprospěl:

Méně než 60 % správných odpovědí v teoretickém testu

Hodnocení praktické části – úloha VHDL projekt

Prospěl na výborný:

úplné a správné řešení praktické úlohy

Prospěl na chvalitebný:

úplné a správné řešení praktické úlohy s omezeným využíváním nápovědy

Prospěl na dobrý:

úplné a správné řešení praktické úlohy s výrazným využíváním nápovědy

Prospěl na dostatečný:

správné řešení praktické úlohy s výrazným využíváním nápovědy ale s chybějící simulací

Neprospěl:

nezvládnutí praktické projektu VHDL

Hodnocení praktické části – úloha minimalizace

Prospěl na výborný:

úplné a správné řešení praktické úlohy minimalizace

Prospěl na chvalitebný:

úplné a správné řešení praktické úlohy minimalizace s omezeným využíváním nápovědy

Prospěl na dobrý:

správný a úplný postup při minimalizaci algebraickou metodou nebo pomocí Karnaughovy mapy s omezeným využíváním nápovědy

Prospěl na dostatečný:

úplný postup při minimalizaci algebraickou metodou nebo pomocí Karnaughovy mapy s výrazným využíváním nápovědy

Neprospěl:

nezvládnutí ani jedné metody minimalizace

Doporučená literatura

Poznámky

Obsahové upřesnění

OV RVP - Odborné vzdělávání ve vztahu k RVP

Materiál vznikl v rámci projektu Modernizace odborného vzdělávání (MOV), který byl spolufinancován z Evropských strukturálních a investičních fondů a jehož realizaci zajišťoval Národní pedagogický institut České republiky. Autorem materiálu a všech jeho částí, není-li uvedeno jinak, je Jiří Král. [Creative Commons CC BY SA 4.0](#) – Uveďte původ – Zachovejte licenci 4.0 Mezinárodní.